Patent Number.	tary MOS circuit having decreased parasitic capacitance
Publication date:	1989-06-06
Inventor(s):	UCHIDA YUKIMASA (JP)
Applicant(s)::	TOKYO SHIBAURA ELECTRIC CO (JP)
Requested Patent:	<u>JP59153331</u>
Application Number	
Priority Number(s):	JP19830027470 19830221
PC Classification:	H03K17/14
C Classification:	G05F3/20S; H01L27/02B3B
quivalents:	DE3477448D, [ ] <u>EP0116820</u> , <u>B1</u> , JP1727649C, JP4012649B
	Abstract
he substrate voltage ircuit and the source	es V1 and V2 of NMOS and PMOS transistors, respectively, which constitute a CMOS
he substrate voltage	

## ⑨ 日本国特許庁 (JP)

①特許出願公開

# ⑩公開特許公報(A)

昭59-153331

⑤Int. Cl.³
H 03 K 19/094

識別記号

厅内整理番号 7631-5 J ③公開 昭和59年(1984)9月1日

発明の数 2 審査請求 有

(全 7 頁)

### 69半導体装置

(1)特

願 昭58—27470

②出 願 昭58(1983)2月21日

仰発 明 者 内田幸正

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内

⑪出 願 人 株式会社東芝

川崎市幸区堀川町72番地

砂代 理 人 弁理士 猪股清

外3名

朔 組 魯

### 1.発明の名称 半導体装置

### 2.特許請求の範囲

1. 一半導体基板上化NチャンネルMOSトランジスタを有しまびPチャンネルMOSトランジスタを有してなり、版NチャンネルMOSトランジスタを有してなり、版NチャンネルMOSトランジスタのそれぞれのゲートペートと世気的に共通接続された人力ペートペートのドランジスタからに共通を出力するCMOSトランジスタからに対している。前にNチャンネルMOSトランジスタのそれぞれの数では、前にNチャンネルMOSトランジスタからでは、前にNチャンネルMOSトランジスタからでいる。前にNチャンネルMOSトランジスタからで、前にNチャンネルMOSトランジスタからで、前にNチャンネルMOSトランジスタからで、前にNチャンネルMOSトランジスタからで、それぞれのソース端子にそ

れぞれ 配圧値が  $V_3$  、 $V_4$  の 超源 電力を 供給する 第 2 の 電源 供給 手段 とを 備え、 副記 電源 電力の 電圧 値  $V_1$  、 $V_2$  、 $V_3$  、 $V_4$  の 間 に  $V_1$  <  $V_3$  <  $V_4$  く  $V_2$  の 関係が 成立する 半導体 要 数。

2 一半海体基板上に、NチャンネルMOSトラン ジスタおよびPチャンネルMOSトランジスタを 有してたる CMOS回路を設け、 該Nチャンネル MOSトランジスタおよびPチャンネルMOSトランジスタのそれぞれのゲート端子と 塩気的に共 地接続された人力端子より信号を人力し、 削記 NチャンネルMOSトランジスタおよびPチャン ネルMOSトランジスタのそれぞれのドレィン端 子と電気的に共通接続された出力端子より信号 を出力する半導体装置において、

前記一半導体基板上化、第1および第2の外部電源端子を介してそれぞれ供給される第1および第2の外部電源電力を第1および第2の内部電源電力に変換して第1および第2の内部電像線にそれぞれ供給する定電圧電源回路を設け、節記級1および第2の外部電源端子のそれぞれ

と前記 N チャンネル MOS トラン リスタ および P チャンネル MOS トラン リスタのそれぞれの 基板 選子とを 軍気的 K 接続する と 共 K 、 前配 第 1 および 第 2 の内部 電 海線の それぞれ と 前 記 N チャンネル MOS トラン リスタ かよび P チャンネル MOS トラン リスタ の それぞれの リース 端子と を 戦気的 K 接続 し、 前 記 第 1 かよび 第 2 の 内 部 電 源 電 力 の それぞれ の 電 圧 値  $V_1$  、  $V_2$  と 前 記 第 1 かよび 第 2 の 内 部 電 源 電 力 の それぞれ の 電 圧 値  $V_3$  、  $V_4$  と の 間 K  $V_1$  <  $V_2$  の 関係 が 成立することを 特数とする 半 導 体 装 位。

ース端子103 および基板端子104 は LSIチップ外部から電磁を供給する外部基準電源 Vss に電気的に共通接続され、PMOSトランジスタ2 のソース端子203 および基板端子204 は外部電源 Vcc に駆気的に共通接続される。

### 〔背景技術の問題点〕

従来装庫は上述の如き構成であるため、下配の 様な欠点がある。

部1亿、CMOS回路を構成するPMOSトランジスタとNMOSトランジスタの各基板が、LSIチンプの外部から収録を供給する外部電源端子(Vcc)と外部減率収慮器子(Vss)に接続されているため、PMOSトランジスタのそれぞれの遊板とソース、ドレイン間の寄生接台容質が大きく、高速化に適していない。

第2に、外部車輌VccにつながるPMOSトランジスタと外部基準運動VssにつながるNMOSトランジスタのそれぞれにおいてソースと基板の運位が同じてあるため、キャパンタンス結合や熱、光脚起、電源ノイメ等により勘定されてPMOSトラ

3.発明の評細な説明

### [ 発明の技術分野]

本発明は、半導体装板上に CMOS (相補性MOS) 回路を設けた半導体装置に関する。

### (発明の技術的背景)

近年、MOS-LSI技術の発展と共に、相補性 MOS形回路よりなる CMOS-LSIが低角尖電力性 の点で注目されている。

第1図を診断して従来のCMOS回路を構成する 基本回路(CMOSインパータ)を説明する。第1 図は従来のパルクCMOSインパータの回路図で、 NチャンネルMOSトランシスタ(以下「NMOSトランシスタ」という)1とPチャンネルMOSトランシスタ」という) 2から構成される。NMOSトランシスタ1および PMOSトランシスタ2のゲート端子101,201は 人力媚子IN に電気的に共通接続され、NMOSトランシスタ1およびPMOSトランシスタ2のドレイン蝎子102,202は出力端子0UTに電気的に共 通数載される。また、NMOSトランシスタ1のソ

ンジスタのソース (P<sup>+</sup>) および基板 (N) とNMOS トランジスタの基板 (P) およびソース (N<sup>+</sup>) の間 で構成される PNPNスイッチがターンオンし、サイリスタ効果の一種であるラッチアップ現象が起 こりあい。

第3化、動作を高速化するためにはPMOSトランクスタおよびNMOSトランクスタのスケーリンクに頼らざるをえないが、案子のディメンションを超小すると外部から供給される電源は圧が制約を受け、例えば、電源を電圧5Vで一定に保保コンをスケーリングに制限が生じる。すなわち、実子しのデイメンションをスケーリングによつて超級、②オントキャリアのゲート絶縁膜への増入、③ホントキャリアのゲート絶縁膜への増入、③ホントキャリアのゲート絶縁膜への増入、③ホントキャリアのだ人、⑤遊被電流の増大きの問題で不動作もしくは動作信頼性の低いが生じ、スケーリングに削限が出る。そのため、スケーリングによって高速化を図るのが困難になる。

第4 K、外部電源 Vcc または外部港埠电源 Vss の軍圧変動やノイズ、スパイク等がそのまま LSI チンプ上の回路の動作化影響を与えるため、回路 の性能が外部から供給される電源化左右され、動 作マージンが狭い。

#### 〔発明の目的〕

本発明は上記の従来技術の欠点に鑑みてなされ たもので、下記の目的を遊成する半導体装置を提 供することを目的とする。すなわち、第1の目的 は PMOSトランシスタおよび NMOSトランシスタ のそれぞれの基板とソース、ドレイン間の寄生接 合容量を少なくし、高速化を達成できる半導体装 慮を提供することである。第2の目的は、 PMOS トランタスタおよびNMOSトランタスタの転板お よびソース間で構成される PNPNスイッチがター ンオンレ、これによつてラッチアップ現象を起と すことのたい半導体装置を提供することである。 第3の目的は、スケーリングによつて本子のディ メンジョンを縮小し、高速化を達成できる半導体 装置を提供することである。第4の目的は、外部 から供給される電板の変動によつて性能が左右さ れることがなく、かつ動作マージンを広くできる

### 「発明の実施例う

第2凶乃至第7凶を診照して本発明の実施例を 説明する。第2回は一実施例の回路図で、第1図 と何一の奴案は何一の符号で示す。半導体基板3 上には、CMOSインパータ4以外に第1の内部電 旗回路5 および第2の内部電旗回路6 を設ける。 第1,第2の内部電源回路5,6は、第1,第2 の外部電源端子51、61を介して与えられる健圧値 V1, V2 の第1, 第2の外部電源電力を電圧値 V<sub>3</sub>, V<sub>4</sub>の第1、第2の内部電源電力に変換し、 第1,第2の内部電源端子52,53を介してNMOS トランシスク」および PMOSトランシスタ2のそ れぞれのソース端子103,203 に供給する。また、 NMOSトラン シスタ1および PMOSトラン シスタ 2のそれぞれの基板端子104,204 には、第1, 第2の外部電泳正力(延圧値 V1, V2)が供給さ れる。 なお、上記の電圧値 V1 , V2 , V3 , V4 の 間にはV1 <V3 <V4 <V2 なる関係が成立してい るものとし、例えば $V_1=0$  ポルト、 $V_2=5$ ポル ト、 Va ニ」 ポルト、 Va ニ4ポルトになつていると

半導体装置を提供することである。

#### [発明の概要]

上記の目的を実現するため本発明は、一半導体 基板上に設けられた CMOS回路を構成する NMOS トランジスタおよびPMOSトランジスタのそれぞ れのゲートを信号の入力端子に共通授続し、それ それのドレインを信号の出力端子に共通接続する 半導体装置に、外部から供給される電源(選圧値  $V_1$ ,  $V_2$ ) にもとづいて内部電源電力(電圧値  $V_3$ . V4)を発する定電圧電源回路(入力の電圧値 Vi, V2 の変動に対し出力の電圧値 V8. V4 があまり 突動しない)を設け、 塩圧値 V1 , V2 , V3 , V4 の電源がそれぞれNMOSトランジスタの基板端子。 PMOSトランジスタの基板端子 , NMOSトランジ スタのソース端子,PMOSトランジスタのソース 端子に供給され、かつとれら MOSトランジスタの 接合部分に所定のパイアスが加れるようにするた めた、それら軍圧値の間に $V_1 < V_3 < V_4 < V_2$ の 関係が成立するようにした半導体装置を提供する ものである。

### する。

上記の如くCMOSインバータ4に対して電源電 力が供給されるため、NMOSトランジスタ1のソ ース端子103と基板端子104の間には1ポルトの 基板パイアス電圧が加わり、PMOSトランジスタ 2のソース端子203と藝板端子204の間にも1 が ルトの芸板パイアス電圧が加わる。その結果、 CMOSインバータ4の寄生接合容量が考しく少な くなり、動作の高速化が実現できる。また、PMOS トランジスタ2のソース (P +) および 基板 (N)と NMOSトランリスタの基板 (P) およびソース(N+) の間で構成される PNPNスイッチのいずれの PN 接合も逆パイナスされるので、外的要因によつて ラッチアップ現象を起とすことが少ない。さらに、 第1,第2の内部職項回路から程旗電力を供給し ているので、外部からの電源単圧を一定にしたま までスケーリングにより高堤横化を凶ることがで きるだけでなく、外部からの単原軍圧の変動によ り性能が左右されるととも少ない。

なお、CMOSインパータ4は、電圧値 Vi. から

 $V_2$  までの振幅の入力信号または電圧値  $V_3$  から  $V_4$  までの振幅の入力信号に対し、電圧値  $V_3$  から  $V_4$  の振幅を反転した出力信号を発する。

親3図を参照して本発明の他の契施例を説明する。第3図は他の契施例の回路図で、第1図および第2図と同一の要案は同一の符号で示す。第2の内部軍旗回路6は第1なよび第2の外部軍旗軍力(電圧値 V<sub>1</sub>, V<sub>2</sub>)を第2の内部軍旗軍力(電圧値 V<sub>3</sub>)を第2の内部軍旗軍力(電圧値 V<sub>3</sub>)を第1の内部軍旗軍力(軍圧値 V<sub>3</sub>)を第1の内部軍旗軍力(軍圧値 V<sub>3</sub>)を第1の内部軍旗軍力(軍圧値 V<sub>3</sub>)を第1の内部軍旗軍力(軍圧値 V<sub>3</sub>)を第1の内部軍旗軍力(軍圧値 V<sub>3</sub>)に変換し、端子52を介して出力する。なか、軍圧値 V<sub>1</sub>, V<sub>2</sub>, V<sub>3</sub>、V<sub>4</sub> の間には、第2図の回路と同様に V<sub>1</sub> < V<sub>2</sub> < V<sub>4</sub> < V<sub>2</sub> の関係が成立しているものとする。

第4図を参照して本発明の他の実施例を説明する。第4図は他の実施例の回路図で、第1図乃至 第3図と同一の要案は同一の符号で示す。第1の 内部軍隊回路5は第1,第2の外部軍隊軍力(軍

路を介して与えられる。また、PMOSトランジスタ9のソース端子および抵抗 R<sub>1</sub>、の一端には第2の内部電弧電力(塩圧値 V<sub>4</sub> ) が与えられる。 相互コンダクタンスgm の大なる NMOSトランジスタ8のドレイン端子はダイオード D4 のカソード側および端子52に接続され、とれを介して第1の内部電弧電力(電圧値 V<sub>3</sub> ) が出力される。

第2の外部電源電力(電圧値 V<sub>2</sub>) は、端子61を介してPMOSトランジスタ11、11のそれぞれのソース端子に与えられる。PMOSトランジスタ10はNMOSトランジスタ12と共にCMOSインバータを構成し、出力信号をNOT回路 G<sub>2</sub>を介してPMOSトランジスタ11のゲート端子に供給する。なお、このCMOSインバータの入力信号は、ダイオードD5~D10 と抵抗 R<sub>2</sub> よりなる定電圧回路を介して与えられる。また、NMOSトランジスタ12のソース端子および抵抗 R<sub>2</sub> の一端には、端子51 を介して採 1 の外部電源電力(電圧値 V<sub>1</sub>)が与えられる。相互コンダクタンスgm の大なるPMOSトランジスタ11のドレイン端子はダイオー

圧値  $V_1$  、  $V_2$  ) を第1の内部電源電力(電圧値  $V_3$  ) に変換し、端子52より出力する。第2の内部 電源回路 6 は第2の外部電源電力(電圧値  $V_2$  ) かよび第1の内部電源電力(電圧値  $V_4$  ) に変換し、端子62を介して出力する。なお、電圧値  $V_1$  、  $V_2$  、  $V_3$  、  $V_4$  の間には、第2回かよび第3回の回路と同様に  $V_1$  、  $V_2$  、  $V_4$  く  $V_2$  の関係が成立しているものとする。

第5図は第3図に示す実施例の第1.第2の内部電源回路5,6の構成を評糊に示す回路図で、第3図と同一の要素は同一の符号で示してある。第1の外部電源電力(電圧値VI)は、端子51を介してNMOSトランジスタ1、8のそれぞれのソース端子に与えられる。NMOSトランジスタ7はPMOSトランジスタ9と共にCMOSインバータを構成し、出力信号をNOT回路GIを介してNMOSトランジスタ8のゲート端子に供給する。なお、とのCMOSインバータの入力信号は、ゲイオードDI,D2,D3,D4 と抵抗RI よりなる定電圧回

ド D 10 の アノード側および 端子 62 に接続され、 とれを介して第 2 の 内部電源電力 ( 電圧値 V₄ ) が出力される。

とこで、 $V_1 = 0$  ポルト、 $V_2 = 5$  ポルト とする と、第2の内部観顔回路6は、メイオードD5~ D10 および抵抗 R2 よりなる定成圧回路の定城圧 値( VD2=3 ポルト)と、 NMOSトラ ン ジスタ10 および PMOSトランジスタ12で構成される CMOS インパータのしきい値(VT2=1 ポルト)により 定する電圧値の第2の内部電源電力(電圧値V。=  $V_{D2} + V_{T2} = 3 + 1 = 4 ポルト)を出力する。ま$ た、第1の内部電弧回路5は、メイオードDI~ D4 および抵抗 Ry よりなる定電圧回路の定電圧 値( $V_{D1}=2$  ポルト)と、NMOSトランジスタ9 むよび PMOSトランシスタ1 で構成されるCMOS インパータのしきい値(VTI=1ポルト)により 定するWE値の第1の内部地類能力(電圧値 V3 = V<sub>4</sub> - V<sub>D1</sub> - V<sub>T1</sub> = 4 - 2 - 1 = 1 ポルト)を出 力する。なお、いずれの電源回路もフィードパツ クループを有しているので、安定した定電圧出力

が得られる。

第6図かよび第7図を参照して本発明の他の実施例を説明する。第6図は他の実施例の回路図で、第1図乃至第5図と同一要素は同一符号で示してある。電圧値がV1、V2、V3、V4 の電源電力は、それぞれ端子311、321、312、322を介してMOS形集積回路30に供給される。

第7図は第6図のMOS形集被回路30を詳細に示した回路図で、第6図と同一の要素は同一の符号で示してある。第7図(a)は、PMOSトランジスタ21,22かよびNMOSトランジスタ23,24からなる・NAND回路を用いた場合で、入力信号は端子 INI,IN2 に与えられ、出力信号は端子 OUTより発せられる。第7図(b)は PMOSトランジスタ25,26 および NMOSトランジスタ27,28からなる NOR回路を用いた場合で、入力信号は端子 IN1, IN2 に与えられ、出力信号は端子 OUTより発せられる。 〔発明の効果〕

上記の如く本発明によれば、一半導体基板上に 設けられた CMO 8 回路を構成する NMO Sトランジ

係を成立させ、PMOSトランジスタとNMOSトランジスクの間で形成されるPNPNスインチの全てのPN 接合化逆パイアスの単圧を加えるようにしたので、外型によつでも容易に順パイアスとならず、ランチアップ規劃に強い半導体装置が得られる。

第3 K、内部電源回路を設けることによつて $V_1 < V_3 < V_4 < V_2$  の関係が成立する電源電力を実現したので、外部から供給される電源電圧値を一定に保つたままで(例えば、 $V_2 = 5$  ボルトにしたままで)スケーリングによる素子のディメンションの縮小ができ、スケーリングによる回路の高級機化、高速化を実現できる半導体装置が得られる。

334 K、内部電鉄回路を設けて、ことから電線 電力を供給しているので、外部の電源変動に性能 が左右されずに動作マージンを広くとれる半導体 装置が付られる。 スタおよび PMOSトランジスタのそれぞれのダートを信号の入力端子に共通接続し、それぞれのドレインを信号の出力端子に共通接続する半導体装置に、外部から供給される電源(電圧値 V1, V2)にもとついて内部電源電力(電圧値 V1, V2, V3, V4 の電源がそれぞれ NMOSトランジスタの基板端子、PMOSトランジスタの基板端子、PMOSトランジスタのソース端子、PMOSトランジスタのソース端子、PMOSトランジスタのソース端子に供給され、かつそれら電圧値の間に V1 < V2 く V2 の関係が成立するようにしたので、下記の効果を有する半導体装置が

第1 K、電源電圧値K VI < V3 < V4 < V2 の関係を成立させ、NMOSトランジスタと PMOSトランジスタの塞板とソース間K 遊べイアスの電圧を加えるようにしたので、寄生接合容量を小さくすることができ高速性K すぐれた半導体装置が得られる。

第2 C、電泳電圧値に V1 < V3 < V4 < V2 の例

### 4.図面の簡単な説明


得られる。

第1 図は従来の CMO S インバータの回路図、第 2 図は本発明の一策施例の回路図、第3 図乃至泉 7 図は本発明の他の実施例の回路図である。


I , 7 , 8 , 12 , 23 , 24 , 27 , 28 ··· NMOSトランジスタ、 2 , 9 , 10 , 11 , 21 , 22 , 25 , 26 ···
PMOSトランジスタ、 3 ··· 半導体基板、 4 ···
CMOSインパータ。

出顧人代理人 猪 股 前


## 特開昭59-153331(6)



第2図



第3図



第4図

